老牌

admin管理员组

文章数量:1440173

老牌

为什么是标题这样的，因为是不是真真正正意义上面的同步：

而是使用了保持器完成的同步采样

AD7606 内部每个模拟通道都配有一个 Track-and-Hold（T/H）放大器，可以先“跟踪”模拟输入信号，并在采样瞬间“保持”这个值等待 ADC 转换。

所有通道在同一时刻由 CONVST 引脚启动，T/H 同时进入 hold 状态，然后再由 ADC 顺序转换。

1. 所有通道的 T/H 同时在 “track” 模式中跟踪输入。
2. 主控 MCU / FPGA 拉高 CONVST_A
3. 所有通道的 T/H 在 同一时刻锁定当前输入电压。
4. AD7606 开始逐通道 SAR 转换。
5. 转换完成后 BUSY 拉低，表示数据可读。

就是此刻

是通过引脚来说明现在的数据状态的

高阻抗，差分，缓冲，保持器

黑色的手册更加的酷

简简单单吃个羊头（bushi）

可能最好用的就是这个工业超大范围的输入了

事实上这个芯片卖了这么多年，经久不衰就是因为特别的全面：

几乎是个多面手，除了体积有点大

输出的接口灵活，这次我赞同使用并行模式

可以按需选择

输出格式：

数据格式：二进制补码（Two's Complement）

每通道数据为 16-bit：

• ±10V 模式时，1 LSB ≈ 305 µV
• ±5V 模式时，1 LSB ≈ 152 µV

输出顺序：通道 V1 → V2 → … → Vn

1. MCU/FPGA 拉高 CONVST_A 启动采样
2. BUSY 拉高，开始转换
3. 所有通道转换完成后，BUSY 拉低，数据准备好

读取数据时：

1. 拉低 CS 和 RD
2. 每次从 DB15:DB0 输出一个通道的 16bit 数据
3. 第一通道（V1）输出时 FRSTDATA = 高，标记为起始
4. 连续触发 RD，读取后续通道数据

⚠️ 所有数据必须在下一次 CONVST 上升沿前读完，否则会被覆盖。

使用F4的这个外设来完成采集

FSMC 是一个灵活的静态内存控制器，支持下列类型的存储器或并行接口设备：

• SRAM / PSRAM / NOR Flash / NAND Flash
• PC Card / CompactFlash
• LCD 接口（支持 Intel 8080 / Motorola 6800 模式）

最大 FSMC 时钟频率：60 MHz 支持 16位数据总线，适配 AD7606 并行输出接口

使用非复用异步 SRAM 模式（Non-multiplexed Asynchronous SRAM）

这样连接

根据手册调一下采集的时序

因为ADC的数据输出就是像一个静态的RAM：

有着这样标准的架构

ADC “行为上像 SRAM 的设备”，它拥有类似 SRAM 的并行访问结构： 地址线 + 数据线 + 读写控制引脚，可以被 FSMC 当作外部静态内存一样“读写”。

虽然这个外设不一定真的是存储器，但它的时序协议与静态 RAM 兼容或类似，因此可以使用 FSMC 的 SRAM 模式 驱动它。

代码语言：javascript代码运行次数：0运行复制

.html

本文参与 腾讯云自媒体同步曝光计划，分享自微信公众号。原始发表：2025-04-12，如有侵权请联系 cloudcommunity@tencent 删除内存数据同步芯片接口

本文标签： 老牌